



# Mikroprosesor Z80

**PERTEMUAN / MATERI KE 9**  
Antarmuka dan Komputer




# Arsitektur CPU Z80

## Arsitektur Z80

Arsitektur Z80 didesain dengan mengaplikasikan metode standard bus, yaitu pengelompokan jalur-jalur dalam tiga macam bus:

- ✓ Address Bus
- ✓ Data Bus
- ✓ Control Bus

# Asitektur Z80




Gambar 9.1 Arsitektur Z80

Gambar 5.1 memperlihatkan arsitektur Z80, baik untuk tipe CMOS maupun tipe *non* CMOS .

CPU Z80 mengaplikasikan metode *standar bus* (*address bus*, *data bus* dan *control bus*).


Z80 bekerja pada tegangan +5 Volt, memiliki kemampuan kerja 2 MHz, internal register 208 bit, 6 general-pupos regiter yang dapat dipisah (tiap 8 bit), tersedia instruksi exchange yang menunjang fungsi respon interrupt yang cepat.

# KONFIGURASI PIN BERDASARKAN INPUT/OUTPUT



Gambar 9.2 Konfigurasi pin Z80 berdasarkan fungsi Input-Output


# KONFIGURASI PIN BERDASARKAN INPUT/OUTPUT



Gambar 9.3 Konfigurasi dalam DIL (Dual In Line Package) 40 pin



# Fungsi Pin Z80



**A0 - A15** Address bus, berfungsi sebagai output, dapat memiliki 3 kondisi (high, low dan tri-state). A0 sampai A15 membentuk 16-bit address bus dengan posisi A0 sebagai LSB dan A15 sebagai MSB. Kapasitas memori dengan pengalamatan langsung adalah 64KB.


**D0 - D7** Data bus, dapat berfungsi sebagai input atau output, bisa dalam 3 kondisi (low, high dan tri-state). D0 - D7 adalah 8-bit bidirectional address bus, digunakan untuk pertukaran data antara CPU dan memori atau rangkaian Input/Output.

**CLK** Clock, berfungsi sebagai input. Pada jalur ini, harus diberikan pulsa clock dari rangkaian oscillator agar sistem dapat bekerja.

**$\overline{RD}$**  Read, berfungsi sebagai output, active low dan dapat memiliki 3 kondisi (low, high dan tri-state). Adanya sinyal aktif menunjukkan bahwa CPU menginginkan suatu proses pembacaan data dari memori atau peralatan Input.



# Fungsi Pin Z80



**WR**

*Write*, berfungsi sebagai *output*, *active low* dan dapat memiliki 3 kondisi (*low*, *high* dan *tri-state*). menunjukkan bahwa CPU menginginkan suatu proses penulisan data ke memori atau peralatan *Output*.

**MREQ**


*Memory Request*, berfungsi sebagai output, *active low*, dapat memiliki 3 kondisi (*low*, *high* dan *tri-state*). Adanya sinyal aktif menunjukkan bahwa address bus sedang berisi alamat yang valid untuk suatu proses read/write memori.

**IORQ**

*Input/Output Request*, berfungsi sebagai *input/output*, *active low* dan dapat memiliki 3 kondisi (*low*, *high* dan *tri-state*). Adanya sinyal aktif menunjukkan bahwa A7 - A0 dan address bus sedang berisi alamat I/O yang valid untuk melakukan operasi *Read* atau *Write* pada peranti I/O tersebut. Sinyal juga dihasilkan secara bersamaan dengan sinyal pada saat suatu permintaan *interrupt* telah diterima oleh CPU untuk menunjukkan bahwa instruksi berikut yang merupakan *interrupt vector* boleh ditempatkan di address bus.



# Fungsi Pin Z80



## BUSREQ

*Bus request*, berfungsi sebagai input *active low*. Bila rangkaian luar menginginkan agar suatu saat CPU bus berada dalam keadaan *tri-state* dengan maksud akan menggunakan bus tersebut untuk suatu keperluan, maka *bus request* dapat digunakan. Dengan mengaturnya dalam keadaan *low* maka CPU bus, yaitu *address bus*, *data bus*,  $\overline{RD}$ ,  $\overline{WR}$ ,  $\overline{WREQ}$  dan  $\overline{IORQ}$  akan *tri-state*. Bila telah *tri-state*, CPU akan memberikan sinyal  $\overline{BUSACK}$


## BUSACK

*Bus acknowledge*, berfungsi sebagai *output active low*. *Bus acknowledge* berfungsi memberitahu kepada rangkaian tertentu yang sebelumnya meminta kepada CPU untuk melakukan sesuatu bahwa CPU *address bus*, CPU *address bus* dan sinyal-sinyal kontrol  $\overline{RD}$ ,  $\overline{WR}$ ,  $\overline{WREQ}$  dan  $\overline{IORQ}$  telah dalam keadaan *high-impedance (tri-state)*, untuk selanjutnya rangkaian tertentu tersebut dapat mengontrol bus-bus untuk digunakan.



# Fungsi Pin Z80

$\overline{\text{INT}}$




$\overline{\text{NMI}}$

*Interrupt Request*, berfungsi sebagai input, *active low*. Bila peralatan I/O membutuhkan suatu fasilitas agar pada suatu saat dapat melakukan suatu interrupt kepada CPU (interupsi terhadap proses yang sedang dikerjakan), maka ia dapat menggunakan kontrol  $\overline{\text{INT}}$  ini. Bila  $\overline{\text{INT}}$  diaktifkan maka CPU akan melakukan interupsi terhadap program yang sedang dijalankan dan akan menuju ke suatu program yang telah didefinisikan sesuai dengan pemberian instruksi  $\overline{\text{INT}}$ . Alamat awal program rutin *Interrupt* ini disebut sebagai *Interrupt Vector*.

*Non-Maskable Interrupt*, berfungsi sebagai input, *negative edge-triggered*.  $\overline{\text{NMI}}$  memiliki prioritas yang lebih tinggi dari pada  $\overline{\text{INT}}$ . Maksudnya bila pertama diberikan  $\overline{\text{INT}}$  kemudian  $\overline{\text{NMI}}$ , maka CPU akan memperhatikan  $\overline{\text{NMI}}$  meskipun proses yang dikehendaki oleh  $\overline{\text{INT}}$  belum selesai. Namun, bila diberikan  $\overline{\text{NMI}}$  terlebih dahulu dan kemudian  $\overline{\text{INT}}$ , maka  $\overline{\text{INT}}$  harus menunggu proses yang dikehendaki  $\overline{\text{NMI}}$  selesai terlebih dahulu baru  $\overline{\text{INT}}$  akan diperhatikan. Pada setiap pemberian sinyal  $\overline{\text{NMI}}$ , CPU akan melakukan proses jump ke alamat 0066H.



# Fungsi Pin Z80




**RESET** *Reset*, berfungsi sebagai input, *active low*. Mengaktifkan  $\overline{RES}$  ET berarti menginisialisasi CPU kembali ke posisi: PC diset 0 000H, semua register termasuk I dan R di-clear-kan dan *interrupt status* diset dalam mode 0. Selama *reset* terjadi, *address bus* dan *data bus* berada dalam kondisi *high-impedance (tri-state)*, sedang semua sinyal kontrol *output* berada dalam keadaan tidak aktif (*inactive*). Untuk mendapatkan hasil *reset* yang lengkap, sinyal  $\overline{RESET}$  harus diberikan minimal selama 3 siklus *clock* secara penuh.

**HALT** *Halt State*, berfungsi sebagai *output, active low*. Sinyal  $\overline{HALT}$  yang muncul menunjukkan bahwa CPU telah mendapat perintah  $\overline{HALT}$  dari program untuk menghentikan proses kerjanya sementara, sampai ia mendapat sinyal *interrupt*, baik NMI maupun  $\overline{INT}$ . Selama menunggu sinyal *interrupt*, CPU menjalankan instruksi NOP (*no operation*) secara berulang untuk menjaga agar memori (*dynamic RAM*, jika memakai) tetap valid.



# Fungsi Pin Z80



$\overline{MI}$

*Machine Cycle One*, berfungsi sebagai *output, active low*. bersama sama dengan  $\overline{RFSH}$  menunjukkan bahwa siklus mesin (operasi) yang sedang berjalan pada saat itu adalah *opCode fetch cycle* (siklus pengambilan Opcode) dari eksekusi sebuah instuksi.

$\overline{RFSH}$

*Refresh*, berfungsi sebagai *output, active low*.  $\overline{RFSH}$  dan bersama sama menunjukkan bahwa konfigurasi A7—A0 pada *address bus* dapat digunakan sebagai *refresh address* ke sistem memori dinamik.


$\overline{WAIT}$

*Wait*, berfungsi sebagai *input, active low*. Bila aktif berarti CPU sedang diberitahu bahwa memori atau peralatan I/O yang dialamati oleh CPU belum siap memberikan data untuk ditransfer. Bila ini muncul, CPU akan menunda pekerjaannya, menunggu sampai kontrol tidak aktif..



# Register Z80

CPU Z80 memiliki Read/Write memori yang disebut register sebanyak 280 bit, atau 26 x 8 bit. Memori di dalam CPU ini sangat berguna bagi programmer dalam pembuatan program. Internal memori ini dibagi dalam 18 buah register 8-bit dan 4 buah register 16 bit, seperti ditunjukkan pada Gambar 5.4.



Gambar 9.4 Register-register CPU Z80




# **Pewaktuan Read/Write Memori Mikroprosesor Z80**

**PERTEMUAN / MATERI KE 10**  
Antarmuka dan Komputer

# SISTEM TIMING CPU Z80


Seperti ditunjukkan pada Gambar 10.1., sebuah periode *clock* dinyatakan sebagai siklus T, sedangkan operasi dasar dinyatakan sebagai M (*Machine Cycle*). *Machine cycle* atau siklus mesin terdiri dari M1, M2 dan M3. M1 memiliki 4 buah siklus T, yaitu T1, T2, T3 dan T4. M2 memiliki 3 buah siklus T, yaitu T1, T2 dan T3. Demikian pula M3 memerlukan waktu 3 siklus T, yaitu T1, T2 dan T3.



Gambar 10.1 Timing dasar operasi pada CPU Z80

Dalam operasi program, siklus mesin yang pertama (M1) dari setiap instruksi adalah *fetch cycle* (pengambilan OpCode untuk di-dekode. Siklus ini membutuhkan 4 sampai 6 siklus, terkecuali bila kontrol  $\overline{\text{WAIT}}$  diaktifkan, siklus dapat diperpanjang.

# PEWAKTUAN OP CODE FETCH




Gambar 10.2 menunjukkan diagram pewaktuan selama siklus mesin  $\overline{MI}$  (*Operation Code fetch cycle*).

- Pertama, siklus  $\overline{MI}$  address bus berisi data yang tersimpan di Program Counter (PC).
- Setengah *clock cycle* berikutnya, sinyal  $\overline{MREQ}$  menjadi aktif. Pada saat ini, langsung sebagai kontrol chip *enable* pada memori. Kontrol  $\overline{RD}$  juga menjadi aktif yang digunakan untuk proses pembacaan data memori. CPU mengambil data dari memori
- Pada saat *rising edge* T3 dan pada waktu yang bersamaan pula CPU meng-inactivekan sinyal  $\overline{MREQ}$  dan  $\overline{RD}$ .
- Clock state T3 dan T4 digunakan untuk merefresh *dynamic memory*. Pada State ini, A7—A0 dari *address bus* berisi alamat memori yang di-*refresh* dan sinyal kontrol  $\overline{RFSH}$  menjadi aktif.
- Sinyal  $\overline{RD}$  tidak aktif selama T3 dan T4 menjaga agar data dari segmen memori yang berbeda tidak terhubung ke *address bus*. Selama *refresh*, sinyal  $\overline{MREQ}$  juga aktif dengan selang waktu yang lebih pendek dan berada di tengah-tengah Waktu aktif dari sinyal  $\overline{MREQ}$  ini biasanya juga di gunakan bersama-sama dengan  $\overline{RFSH}$ .

Gambar 10.2 Pewaktuan siklus *OpCode fetch*



# PEWAKTUAN MEMBACA MEMORI




Gambar 10.3 Pewaktuan siklus *OpCode fetch*

Gambar 10.3 menunjukkan diagram pewaktuan dari siklus Read pada CPU Z80. Pada umumnya terdiri dari 3 buah siklus T, Kecuali WAIT diaktifkan.

- Saat *Write cycle* T1, T2, T3 alamat memori yang akan di tulis, mulai diletakkan di *address bus*. Begitu rising edge T1 terjadi, alamat memori yang akan dituju diletakkan di *address bus*.
- Begitu T1 mengalami rising edge,  $\overline{\text{MREQ}}$  dan  $\overline{\text{RD}}$  bersama-sama aktif begitu T1 menuju ke 0 pada Sisi *falling edge*. *Wait state* dapat ditambahkan dengan mengaktifkan  $\overline{\text{WAIT}}$  pada *falling edge* pulsa clock berikutnya, dalam hal ini adalah T2.
- Data yang akan dibaca berada di *address bus* pada saat siklus berada di T3. Data ini diambil oleh CPU berdasarkan *falling edge* dari T3. Berdasarkan *falling edge* ini pula, sesaat kemudian  $\overline{\text{MREQ}}$  dan  $\overline{\text{RD}}$  menjadi *inactive* kembali.



# PEWAKTUAN MENULIS MEMORI



Gambar 10.4 Pewaktuan siklus *OpCode fetch*

Gambar 10.4 menunjukkan diagram pewaktuan dari siklus Write pada CPU Z80.

- Pada *Write cycle* memiliki T1, T2 dan T3. Alamat memori yang akan ditulis mulai diletakkan di address bus begitu *rising edge* T1 terjadi.
- Berdasarkan *falling edge* T1  $\overline{MREQ}$  menjadi aktif. Begitu  $\overline{MREQ}$  aktif, data bus akan diisi data oleh CPU. Data ini adalah data yang akan dituliskan oleh CPU ke memori.
- Wait state dapat ditambahkan dengan mengaktifkan pada saat *rising edge* T2 telah stabil. Sinyal aktif begitu *falling edge* T2 terjadi. Pada saat inilah rangkaian memori mengambil data yang telah ada di *address bus*. Berikutnya, berdasarkan *falling edge* T3, sinyal  $\overline{MREQ}$  dan  $\overline{WR}$  menjadi *inactive* kembali.



# **PEWAKTUAN INPUT/OUTPUT dan READ/WRITE MIKROPROSESSOR Z80**



**PERTEMUAN / MATERI KE 11**  
Antarmuka dan Komputer


# PEWAKTUAN INPUT/OUTPUT READ/WRITE

Pada operasi Input read maupun *output write*, secara otomatis sebuah *wait state* ( $T_w$ ) ditambahkan setelah  $T_2$ .

## Alasannya adalah :

Waktu yang tersedia dari sinyal  $\overline{\text{IORQ}}$ ,  $\overline{\text{RD}}$  atau  $\overline{\text{WR}}$  (aktifnya sinyal  $\overline{\text{IORQ}}$  sampai *falling edge*  $T_3$ ) untuk menjadi inactive kembali, tidak cukup untuk membuat data yang ditransfer melalui *address bus* menjadi sempurna atau siap untuk ditransfer.

# PEWAKTUAN MEMBACA MASUKAN




Gambar 11.1 Pewaktuan siklus *OpCode fetch*

Gambar 11.1 Menunjukkan pewaktuan dari operasi *Input Read* dan *Output Write*

- Pada T1, begitu *rising edge* terjadi, *address bus* diisi dengan alamat port (terminal) yang dituju untuk dibaca datanya. T1 hanya digunakan untuk mengaktifkan *address bus*.
- Berdasarkan *rising edge* T2, sinyal  $\overline{IORQ}$  dan  $\overline{RD}$  bersama-sama menjadi aktif untuk mengaktifkan kontrol-kontrol peripheral I/O, misalnya semacam (*Chip Select*).
- Data yang akan dibaca oleh CPU diletakkan di data bus pada saat *rising edge* T2, berdasarkan *falling edge* T3, data tersebut diambil oleh CPU.
- Sesaat kemudian, sinyal  $\overline{IORQ}$  dan  $\overline{RD}$  menjadi *inactive* kembali.

# PEWAKTUAN PENULISAN PADA UNIT KELUARAN



Gambar 11.2 Pewaktuan siklus *OpCode fetch*

Gambar 11.2 menunjukkan pewaktuan dari operasi *Input Read* dan *Output Write* (lanjutan)


- Proses *Output write* dimulai dengan diisinya address bus dengan alamat *Output Port* yang akan dituju, untuk diisi dengan suatu data begitu *rising edge* T1 terjadi.
- Setelah T1 mengalami *falling edge*, CPU mengisi data bus dengan data yang akan dituliskan.
- Berdasarkan *rising edge* T2, sinyal  $\overline{\text{IORQ}}$  menjadi aktif. Sesaat kemudian, sinyal  $\overline{\text{WR}}$  juga menjadi aktif. pada saat inilah *Output Port* mulai mengambil data yang telah tersedia di *address bus*.
- Proses penulisan data ini berakhir begitu T3 mengalami *falling edge*. Begitu *falling edge* T3 terjadi, sinyal  $\overline{\text{IORQ}}$  dan  $\overline{\text{WR}}$  bersama-sama menjadi *inactive* kembali.



# PEWAKTUAN BUS REQUEST/ACKNOWLEDGE

Bila Z80 sedang berada dalam suatu proses kemudian diaktifkan maka Z80 akan melaksanakan permintaan untuk membuat CPU bus menjadi *high impedance* atau *tri-state* setelah *rising edge* siklus T terakhir dari proses siklus mesin yang sedang dikerjakan terjadi. Hal ini dimaksudkan agar eksekusi instruksi terakhir yang sedang dijalankan pada saat ia menerima sinyal aktif  $\overline{\text{BUSREQ}}$  diselesaikan dengan sempurna.

# PEWAKTUAN BUS REQUEST/ACKNOWLEDGE



Gambar 11.3 memperlihatkan pewaktuan dari siklus *bus request/Acknowledge*.

Setelah rising edge dari siklus T berikut terjadi maka address bus, data bus dan control bus yang terdiri dari kontrol-kontrol bersama-sama menjadi tri-state. Sebagai tanda dari CPU ke peripheral yang meminta (meminjam) bus (sinyal  $\overline{\text{BUSACK}}$  menjadi aktif). Pada Saat ini, bus dapat dipakai oleh rangkaian luar untuk proses kerja yang dikehendaki.

Umumnya, fasilitas seperti ini dimanfaatkan oleh rangkaian luar untuk melakukan proses transfer data secara langsung antar-peripheral tanpa meminta pertolongan CPU.

Gambar 11.3 Pewaktuan siklus  $\overline{\text{BUSREQ}}$  (*Bus Request*) dan  $\overline{\text{BUSACK}}$  (*Bus Acknowledge*)




# PEWAKTUAN SIKLUS INTERRUPT REQUEST/ACKNOWLEDGE

Seperti pada pengaktifkan sinyal  $\overline{\text{BUSREQ}}$ , permintaan akan dilaksanakan oleh CPU, setelah siklus T dari siklus mesin yang sedang dijalankan berakhir.



# PEWAKTUAN SIKLUS INTERRUPT REQUEST/ACKNOWLEDGE



Gambar 11.4 Pewaktuian siklus *Interrupt* (INT)

Gambar 11.4 memperlihatkan pewaktuian bila sinyal kontrol  $\overline{INT}$  diaktifkan.

- Diperlihatkan bahwa  $\overline{INT}$  diberikan pada saat siklus mesin berada di permulaan siklus T yang terakhir, dengan demikian CPU menyelesaikan terlebih dahulu proses siklus mesin tersebut.
- Begitu berakhir (*rising edge* T1), maka CPU akan mengisi *address bus* dengan suatu program counter yang merupakan vektor alamat.




# PEWAKTUAN SIKLUS NON MASKABLE INTERRUPT (NMI)

Sinyal kontrol  $\overline{\text{NMI}}$  ini mempunyai prioritas yang lebih tinggi dari pada sinyal kontrol, tetapi masih lebih rendah satu tingkat dari sinyal kontrol RESET.

## Catatan:

- Permintaan  $\overline{\text{NMI}}$  akan dilaksanakan terlebih dahulu sampai tuntas, baru kemudian  $\overline{\text{INT}}$ .
- Suatu contoh jika  $\overline{\text{INT}}$  diberikan terlebih dahulu, kemudian diikuti pemberian  $\overline{\text{NMI}}$ , maka meskipun CPU belum menyelesaikan tugas yang diminta oleh  $\overline{\text{INT}}$ . CPU akan menunda pekerjaannya dan melaksanakan tugas yang diminta oleh  $\overline{\text{NMI}}$

# PEWAKTUAN SIKLUS NON MASKABLE INTERRUPT (NMI)



Gambar 11.5 Pewaktuan siklus *Non-Maskable Interrupt* (NMI)

Gambar 11.5 memperlihatkan pewaktuan dari proses *request/acknowledge cycle*, untuk sinyal interrupt yang berasal dari  $\overline{\text{NMI}}$ .

- $\overline{\text{NMI}}$  diberikan pada saat yang sama seperti contoh pada pemberian sinyal.
- Satu siklus T berikutnya, CPU baru melaksanakan permintaan  $\overline{\text{NMI}}$  dengan mengisi address bus dengan alamat 0066H, atau PC diset 0066H. Bersamaan itu pula, sinyal  $\overline{\text{NMI}}$  menjadi aktif.
- Begitu T<sub>1</sub> mengalami falling edge maka sinyal  $\overline{\text{MREQ}}$  dan  $\overline{\text{RD}}$  menjadi aktif. Pada saat inilah data yang berada di alamat memori yang dihubungkan dengan alamat 0066H, diambil oleh CPU untuk didekode dan dieksekusi.
- Selama T<sub>3</sub> dan T<sub>4</sub>, CPU mengaktifkan  $\overline{\text{MREQ}}$  dan  $\overline{\text{RFSH}}$ , untuk melakukan memori *refresh*.



TERIMA  
KASIH

